ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

ダウンロード・タイプ
型名またはキーワード

フィードバック

高速通信(光/データセンタ)

自動化およびデバッグ機能を含む、PCIe、SAS、SATAテストの効率化を 進めます。PAM4テストで400G製品の 開発スピードアップし、技術の進歩を効率的に検証します。Type-Cデバイスで コンプライアンス・テストに最短で合格します。

icon_400g-opt-electrical

400G PAM4のテスト

  • 400G製品の開発期間の短縮
  • 検証の効率化と歩留まりの向上
icon_coherent-optical

コヒーレント光

  • トライアル・アンド・エラー不要
  • 自動化により、校正時間を短縮し、正確に測定
icon_server-storage

PCIe、SAS、SATA
テストおよびデバッグ

  • 自動校正
  • ループバック・デバッグの効率化
  • 優れたシグナル・インテグリティとデバッグ機能
icon_consumer

タイプC以上のコンシューマ規格

  • 次世代USB、DisplayPort、HDMIのコンプライアンス・テストに最短で合格
  • 信頼性の高いマージン・テストの実施
  • 過大設計の無駄をなくす

有線通信のアプリケーションの増加

高速通信のトレンド

コネクテッド・デバイスおよび使用するデータのタイプによって、データにアクセスし、これを保存および移動する方法が変化しています。データセンタおよび有線通信市場を形成する広範なトレンドの詳細について確認してください。

「これがすぐに取得する必要があるホット・データです。サービスを提供する場所に近い、小規模なデータセンタも必要になると思われます。」

Sarah Boen、テクトロニクス

詳細
Title
PCI Express 5.0 トランスミッタの検証 テクニカル・ノート
本テクニカル・ノートでは、PCI Express 5.0の規格概要、試験方法とそれに伴う課題の解説、さらにテクトロニクスのPCIe5.0トランスミッタ・テスト・ソリューションを紹介しています。
DDR5 Measurement Challenges
The world is currently experiencing an explosive growth in the amount of data being generated. This is a trend expected to accelerate as new technologies are implemented at wider scales …
Efficient Verification and Debugging for DDR5 Memory Interfaces
Get an overview of the Tektronix TekExpress DDR5 Transmitter Solution, an automated system-level test application that lets you quickly, efficiently and reliably validate and debug DDR5 designs to …
Efficient Verification & Debugging for LPDDR5 Memory Interfaces
Get an overview of the Tektronix LPDDR5 Transmitter Solution, an automated system-level test application that lets you quickly, efficiently and reliably validate and debug LPDDR5 designs to meet more …
Title
Solving 400G Data Center Interconnect Measurement Challenges
This webinar will equip you to address the challenges posed by the forthcoming interoperability standards. OIF standards for interoperability of 400G coherent links for Data Center Interconnects (DCI) …
Addressing PCIe Gen1-5 Test and Debug Challenges with Confidence
Learn how to address the test and measurement challenges posed by PCIE Gen1-5 for both base silicon testing and CEM compliance testing. Gain insights and solutions for automation, validation, and …
PCI Express Gen 5 Reference Clock Webinar
This webinar presents an overview of reference clock jitter requirements as they have evolved and offers techniques for making these low femtosecond measurements using a real time oscilloscope. 
PCI Express Gen 5 Update Webinar
Cloud-based computing power, storage capacity, and network bandwidth have led to the development of the PCI Express 5.0 specification for 32.0 GT/s. This webinar starts with an overview of 5.0 …