はじめに
世界的なデータ・レートの高速化に伴い、新技術の検証に要する時間や複雑さも飛躍的に高まっています。テスト時間の増加や限られたリソースに起因する開発ボトルネックにより、製品の市場投入まで のサイクルは延びています。一方、企業はエンジニアリング・チームに対して、レガシーな測定ソリューションを使用した、従来通りの開発サイクルを期待しています。
テスト時間や複雑さが増しているだけでなく、ユーザは製品の性能と相互運用性にも大きな期待をしています。PCIe対応デバイスのエンド・ユーザは、PCI Special Interest Group（PCI-SIG®）に適合したアドイン・カードを、同世代またはそれ以前のPCI-SIG適合のシステム基板に接続することを想定しています。このことは、テストが厳格であること、またすべてのPCI-SIG適合製品との相互運用性を確保するために、各ベンダは設計において十分なマージンを持たせる必要があることを意味します。
2つの製品がうまく機能しないとき、ユーザが直面する大きな問題は誰に責任があるのか、ということです。システム基板の製造メーカでしょうか。アドイン・カードの製造メーカでしょうか。あるいは両 社でしょうか。問題が発生した場合、ユーザは誰に相談するのでしょうか。残念ながら、このような問題が発生した場合、両方のメーカはどちらに非があるのか、コストのかかる調査を実施することになります。この調査は数ヶ月かかることがあり、完全に解決するには数百万ドルの費用がかかることもあります。
わずかな設計マージンだけでは2つの基板が相互運用できない可能性がありますが、設計マージンが十分にあれば、他のPCI-SIG適合製品と相互運用できないというリスクは大幅に軽減されます。これに より、メーカは相互運用性の問題解決が必要となる状況を減らすことができ、時間とコストの両方を節約できます。
マージン・テスト
現在、HSIO設計におけるマージン・テストには主に2つの方法があり、どちらにも長所と短所があります。.
- オシロスコープ/BERT – オシロスコープ、BERT（ビット・エラー・レート・テスタ）、PCI-SIGのSigtestソフトウェアで構成されるテスト・システムです。このソリューションは、50万ドル以上のコストがかかることがあります。
- オンチップ・レーン・マージニング (LM) – シリコン製造メーカから基板製造メーカに提供されるツールです。これは、PCIe Gen4規格から無償で提供されます。
最も広範囲にテストできるツールセットは、オシロスコープとBERTの組み合わせです。このソリューションは、PCIeの規格、PCIeデバイスの適合性に必要なすべての検証、コンプライアンス・テストを実行できますが、非常に複雑であり、小規模なメーカでは負担できないほどのコストになることがあります。システムあたり50万ドル以上のコストがかかるため、大手の製造メーカであってもテストを実施するシステムの数は限られます。
経験豊富なエンジニアであっても、このテスト・システムを間違いなく動作させるには数日が必要であり、16レーンのリンクのフル・テストでは、問題が発生した場合、最初の設定からさらに数週間かかることもあります。このテスト・システムは、シリコン製造メーカが提供するオンチップLMツールよりも優れていますが、高価で時間がかかり、適切に動作させるためには高度な専門知識を必要とすることがあります。この装置は、フル・コンプライアンスおよび広範囲のシリコン検証には必要ですが、LMツールは付帯的なコストなしに、限定された範囲のチェックで使用できます。
無償のLMツールは、無償である程度の性能を調べることができ、オシロスコープ／BERTシステムほど複雑ではありませんが、多くの制約があります。まず、LMツールは自身のレシーバでしかレーン・マージンができません。DUTの受信パス（Rx）のみマージンを調べることは可能ですが、DUTの送信パス（Tx）のマージンは調べることができません。
LMツールのもう一つの欠点は、ツールがメーカごとに異なるため、各ツールを使いこなすためには学習が必要であることです。これらの複数回の学習の必要性は、一貫したサードパーティの手法で克服できるかもしれません。最後に、チップのばらつきと密接な関係にある、ユニット間の固有のばらつきもあります。そのため、測定母数を増やすために何回もテスト・サイクルを実行し、中心傾向の測定に頼る必要があります。
注目すべきは、これらの手法では、テスト方法が異なることです。オシロスコープによるTx手法 (図2)ではリアルタイム・サンプリングでアイ・ダイアグラムを構築しますが、オンチップLMツールでは、エラーが観測されるまで（アイの幅がわかるまで）Rxのサンプル位置をスイープします。LMの実装によっては、垂直サンプラの調整でアイの高さを求めるものもあります (図1)。リアルタイム・サンプリングは、独自に構築したアイ・ダイアグラムを確認できるという点で優れています。LMの手法は、Scope/BERTのコストと複雑さに対する選択肢ではありますが、確度と一貫性という点でトレードオフの関係にあります。
実際のリンク動作とテスト環境の整合性をとることが重要であり、トラフィックの種類（信号パターン）と使用するレシーバの種類が重要な検討事項となります。オシロスコープ／BERTシステムでは、繰り 返しの信号パターンとモデル・レシーバを使用し、PCIe規格にしたがってトランシーバにストレスを与えてテストします。オンチップLMツールは、リンク上に実際のトラフィックがある、物理的なレシーバを使用します。このテストの性質上、矛盾が生じます。オシロスコープ／BERTシステムは、PCI Expressレシーバを搭載していないため、メモリ／ストレージや信号の後処理に制約があります。LMツールは、人工的な信号パターンではなく、真のトラフィック・フローを持つリンク・パートナとして機能する、物理的なレシーバ実装に依存しています。
どちらの方法にも長所と短所があります。重要なことは、完全な検証、コンプライアンス・テストで許される唯一のソリューションが、オシロスコープ／BERT手法であるということです。LMツールはPCIe規格の検証、コンプライアンスで必要となる、すべてのテストに対応できるわけではありません。
既存のテスト方法の長所と短所
| オシロスコープ／BERTによるシステム（オシロスコープ＋BERT＋SigTestソフトウェア） | |
|
長所:
|
短所:
|
| オンダイ・レーン・マージニング・ツール | |
|
長所:
|
短所:
|
マージン・テストの新しい選択肢
これまで、設計チームがPCIeリンクの健全性を評価する場合、LMツールとScope/BERTシステム間にあるギャップに耐え、そのデメリットを受け入れるしかありませんでした。
このギャップに対処するため、テクトロニクスはTMT4型マージン・テスタという新しいツールを発表しました。TMT4型マージン・テスタはPCIeのGen 3、Gen 4をテストするエンジニアのために設計されており、以下のような特長があります。
- TxおよびRxテストによるリンク健全性が、数日ではなく、数分で検証可能
- PCIeの経験がほとんどない初心者のエンジニアでも、すぐに使える使い勝手の良さ
- より広く、より手頃な価格のリンク健全性検証ツール
高速のリンク健全性検証
TMT4型マージン・テスタのセットアップに必要な時間は10分未満であり、数分でGen 3またはGen 4デバイスのハイレベルなリンク健全性が検証できます。この短い時間で、レーンとプリセットの組み合わせごとに、DUTとマージン・テスタのリンクで形成される、エラーフリー領域を示すアイ・ダイアグラムを作成することができます。そのため、DUTのリンクの健全性をより迅速に把握できます。
さらにマージン・テスタは、アイ・ダイアグラムの表示だけでなく、マージン・テスタのレシーバがどのように調整されてアイを最大化したかを表示することによってリンクの性能を表します。この2つの情報は、性能を理解する上で非常に重要です。アイによっては、リンクを形成するために特にハイレベルのイコライジングが必要になることがあるからです。
図3. TMT4マージン・テスタによる、リアルタイムのアイ・ダイアグラム表示
TMT4型マージン・テスタの短い測定時間は、定期的な、あるいはより頻繁に行う性能チェックにおいて、すべてのレーンとプリセットの組合せで重大なエラーを素早く特定できることを意味します。例えば、BIOSの変更がリンクの健全性に及ぼす影響を素早く確認したい場合、DUTをスキャンしてBIOSを更新し、再度DUTをスキャンすれば、数分でその変更がリンク性能に及ぼした影響を評価できます。
優れた操作性
TMT4型マージン・テスタは、CEM、M.2、U.2、U.3などの一般的な PCIeのフォーム・ファクタに対応しているため、現在利用可能な大部分のPCIeデバイスとのリンクが可能です。このため、想定されるさまざまなDUTのテストや、マザーボード、グラフィックス・カード、SSDなど、一般的なPCコンポーネントの評価が可能になります。
マージン・テスタのユーザは、クイック・スキャン、カスタム・スキャンの2つのスキャン・オプションだけで結果を得ることができます。どちらもDUT TxとDUT Rxのテストを含み、同じ物理的なセットアップから実行することができますが、違いはユーザによる制御レベルの違いだけです。
最も高速なオプションであるクイック・スキャンは、リンクの健全性を頻繁に検証でき、DUTとTMT4型間のリンク・トレーニングを素早く確認するのに有効です。一方、カスタム・スキャンは、Tx 信号の経路をより詳細に検証するために、特定のテスト・パラメータを強制的に設定することができます。特定のレーンとプリセットの組合せをより詳細に調べたり、すべてのレーンとプリセットを総合的にテストしたい場合などに有効な機能です。
図4. クイック・スキャンの結果表とリンク・トレーニング・パラメータ（左上）、アイ・ダイアグラム（右上）、Rxテスト（下）
すべての人のためのマージン・テスト・ツール
TMT4型マージン・テスタは、LMツールやオシロスコープ／BERTシステムを置き換えるものではなく、業界が望んでいた補完的なツールです。テスト時間の短縮、操作性の向上、PCIeテスト市場への費用対効果の高いソリューションの提供に重点を置き、より多くのベンダが投資できるツールとなっています。設計チームは、ライブ・リンクのTx、Rx 信号の経路を数分で検証するテストにより、DUTのリンク健全性をより迅速に把握することができます。TMT4型は、その速度と操作性によってテストのボトルネックを最小にし、開発段階におけるリンクの健全性をより頻繁に検証できるようにすることで、設計ワークフロー全体に大きな影響を及ぼします。
TMT4型マージン・テスタは、テクトロニクスがPCI Expressのために開発したテスト・ソリューションの一つです。すべてのソリューションの詳細については、当社 Webサイトをご覧ください。
図5. TMT4型マージン・テスタ（中央）、CEMエッジ・アダプタ（右）、PCでネットワーク・アクセスした結果の表示（左）
著者のプロフィール
Michael Seaholmは、テクトロニクス、パフォーマンス・オシロスコープのプロダクト・マネージャです。Fluke Corporationの電気校正事業での3年間と、テクトロニクスでの1年以上を含め、テスト／計測業界で4年間、プロダクト・マネージャとしての経験があります。モンタナ州立大学で電気工学の電気工学学士号を取得後、製品管理の分野でキャリアを積み、顧客との一貫したエンゲージメントを通じて、テストと計測に新たなイノベーションをもたらすことに注力しています。
Find more valuable resources at TEK.COM
Copyright © Tektronix. All rights reserved. Tektronix products are covered by U.S. and foreign patents, issued and pending. Information in this publication supersedes that in all previously published material. Specification and price change privileges reserved. TEKTRONIX and TEK are registered trademarks of Tektronix, Inc. PCI Express, PCIE, and PCI-SIG are registered trademarks and/or service marks of PCI-SIG. All other third-party trademarks are the property of their respective owners.
092022 55W-73947-0