FPGAによる高速シリアル・インタフェース設計実例

ASSPやASIC を使用して 高速シリアル・インタフェースを実現しようとした場合、機能に制限がある、開発期間が長い、高リスクなどの大きな課題があるのに対し、FPGAではデバイ ス内部のデザインをお客様の仕様に合わせてチューニング可能で、かつ開発期間も大幅に短縮できます。ここでは低コストのFPGAとPHYチップとを組み合 わせた「低コスト」「低リスク」、そして「早期に」実現することを可能としたUSB3.0設計事例をまずご紹介します。その他PCI Express、V-By-One HSなどの事例についてもご紹介します。