嵌入式計算設計文章：利用片內儀表及邏輯分析輕鬆執行 FPGA 和 ASIC 除錯

現代的 ASIC 和 FPGA 在驗證和確認上的程序極為繁瑣和費時。在設計中增加小型高效的晶片上擷取基礎設施，為指定區域的檢測點提供 10 倍的可視性，可有效減輕這項工作。此外，使用壓縮演算法，邏輯分析擷取站可以擷取 10 倍或更大擷取深度的資料。