Current Language
×
Chinese (Traditional, Taiwan)

選取語言:

切換功能表
Current Language
×
Chinese (Traditional, Taiwan)

選取語言:

與我們聯絡

與 Tek 業務代表即時對談。 上班時間:上午 6:00 - 下午 4:30 (太平洋時間)

致電

請致電

與 Tek 業務代表即時對談。 上班時間:上午 8:30 - 下午 5:30 (太平洋時間)

下載

下載手冊、產品規格表、軟體等等:

下載類型
機型或關鍵字

如何使用SDLA/鏈結分析工具驗證和除錯量測


使您新一代晶片運行速度快兩倍、邊際日漸縮小、眼狀圖閉合,以及在想要的測試點上探測好像不可能。必須移除像反射、交叉耦合,以及非理想探測點、夾具和纜線這類造成訊號遺失的問題,您才有可能獲得準確的量測。模擬和量測結果之間的差距,導致情況更加複雜,促使需要更準確的矽接收器等化模型。本課程將為您解析如何利用去嵌入功能擴大設計邊際,利用IBIS-AMI建置接收器等化模型,以及利用技術移除反射,在接收器輸入時建立模型。實際例子將專注在今日的高速串列技術 (如SAS 12G和DDR)。