Анализ линий последовательной передачи данных (SDLA)

Растущая частота передачи сигнала и сокращение амплитуды усложняют задачу тестирования компьютеров, шин передачи данных и памяти. Современные решения для анализа линий последовательной передачи данных от Tektronix позволяют легко переходить от определения характеристик к проверке на соответствие стандартам и отладке, необходимым для выпуска продукции на рынок.

SDLA Visualizer for MSO/DPO70000 Series Real Time Oscilloscopes : SDLA Visualizer позволяет выполнять полное исключения влияния измерительных цепей, моделирование влияния цепей и коррекцию приемника. SDLA Visualizer с опцией анализа джиттера и глазковых диаграмм DPOJET может осуществлять полнофункциональную эмуляцию и измерения компьютерных, коммуникационных шин и шин памяти.

Программное обеспечение 80SJNB для анализа джиттера, синхронизации и ПО SDLA Visualizer для стробоскопических осциллографов : при использовании со стробоскопическим осциллографом DSA8300 компании Tektronix, ПО 80SJNB позволяет задавать фильтры для исключения влияния измерительных цепей, сигнал временной области или S-параметр для встраивания канала с использованием SDLA Visualizer и коррекции DFE/FFE. Программное обеспечение 80SJNB также выполняет анализ тактовой частоты и шума для получения трёхмерного изображения глазковых диаграмм и точной оценки сигнала с частотой 50 ГГц и выше.
ПО SignalCorrect™ и источник калибровочного сигнала TCS70902 для осциллографов реального времени серий MSO/DPO70000 : программное обеспечение SignalCorrect™ позволяет быстро определять характеристики кабелей, оснастки и соединений других типов с использованием источника быстрых ступенчатых сигналов TCS70902 и анализа зарегистрированного отклика на осциллографе MSO/DPO70000. В соответствии с полученными характеристиками, приложение SignalCorrect помогает создать фильтр для исключения влияния измерительных цепей, который компенсирует потери, возникающие в соединениях, и обеспечивает равномерный отклик для восстановления пределов сигнала и, соответственно, проведения более точных измерений.

Title
Validation & Analysis of Complex Serial Bus Link Models (DesignCon 2013) This paper highlights an application framework for performing serial data link modeling and analysis using live waveforms on a real-time oscilloscope. It then introduces a method for re-sampling S …
DesignCon 2015 Paper – Hybrid Modeled Measured Characterization of a 320 Gbit/s Backplane System This paper explores a case study of a multilane Ethernet backplane 320 Gbit/s system that is difficult to fully measure and deembed, implements a hybrid method of modeling, deembedding, and …
PCI Express Gen5 Automated Multi-Lane Testing Introduction Comprehensive characterization of high-speed links such as PCI Express® require performing measurements of the Transmitter (Tx) and Receiver (Rx) across multiple …
Correlation of Measurement and Simulation Results using IBIS-AMI Models on Measurement Instruments (DesignCon 2014) Increasing serial bus data rates have resulted in requirements for de-embedding measurement circuits, embedding compliance channels, and applying reference equalizers to open closed data eyes for …
Serial Data Link Analysis SDLA Visualizer software provides extensive capability for computing embed and de-embed filters for real-time measurement and simulation. This application note focuses on the embed and de-embed …
Equalization and Serial Data Link Analysis Methods (SDLA) with 80SJNB Advanced Application Note This application note describes test and measurement methodology used by serial data standards running on lossy/dispersive channels which close the eye diagram at the receiver, and where equalization …

Title
PCIe Gen5 Rx Calibration Listen as Joey Chiu, Tektronix PCI Express Applications Engineer, discusses PCI Express Gen5 Receiver (Rx) calibration. He covers how to prepare for it, what to expect, troubleshooting, and how to …
Using SDLA Visualizer Learn how to open closed eyes using equalization techniques and how to de-embed reflections and loss caused by the measurement setup using SDLA Visualizer for Tektronix Real-Time Oscilloscopes.
TDR Analysis for S Parameter Creation This webinar reviews TDR basics and the ability to create S-parameters using TDR/TDT measurements to validate high speed channels for debug or de-embedding in a Serial Data Link Analysis application.
PCI Express Gen 4 and Gen 5 Transmitter and Receiver Validation PCI Express I/O bandwidth has doubled every 3 years on average thereby leading to an increased demand for this full duplex high speed bus architecture. As the industry begins deploying the 5.0 …
How to Address Your Toughest Serial Bus Design Challenges with EDA and Measurement Correlation This Tektronix webinar will teach engineers how to use modeling tools to correlate simulations with high-speed physical layer measurements on Serial Bus Standards using the DPO/MSO70000 Series …
DDR5 Memory Characterization While they promise to provide datacenters with large amounts of data at faster speeds and lower power consumption, DDR5 memory devices have unique test challenges. Learn about characterization and …
Advanced Jitter and Noise Analysis As serial data speeds increase, the need to perform accurate timing and jitter measurements is key to staying current in your design role. Check out this new webinar that covers advances in the …