ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

ダウンロード・タイプ
型名またはキーワード

フィードバック

MIPI Interface - PCIe Automated Test

正確で再現性のあるPCIe測定

PCI Express®技術は20年近くにわたり、高速シリアル・インタフェース接続で広く採用されている規格です。最新のPCIe®仕様は、人工知能/機械学習や高性能コンピューティングなどのデータ集約型市場に対応しています。

当社のPCIe自動テスト・ソリューションは、セットアップと機器校正を処理することで、テストの複雑さを大幅に軽減します。低ノイズ測定ハードウェアと組み合わせることで、これらのソリューションは高速かつ正確で、再現性のある測定を実現します。PCI-SIG®ワーキング・グループのアクティブな投票メンバである当社は、トランスミッタ、レシーバ、リファレンス・クロック、位相ロック・ループ(PLL)検証に必要な専門知識を有しています。

PCI Express、PCIE、PCI-SIGは、PCI-SIGの登録商標および/または商標です。

PCI Express向けの包括的な自動テスト・ソリューション

業界をリードする PCIe Base 6.0 トランスミッターおよびレシーバー テスト ソリューション

最近発行されたPCIe 6.0ベース仕様は、帯域幅と電力効率が2倍になりました。PCIe 6.0には、PAM4シグナリングやフォワード・エラー訂正(FEC)などの機能が採用され、低レイテンシを維持しながら高いデータ転送速度(64.0GT/s)を実現します。テクトロニクスのPCIe 6.0トランスミッタ(Tx)およびレシーバ(Rx)テスト・ソリューションにより、エンジニアは最新の設計/検証の問題に対応できます。直感的なツールにより、信号対雑音歪み比(SNDR)や非相関ジッタの測定、レシーバのストレス・アイ・ビューTP3/TP2の校正、最新の仕様で義務付けられている機器のノイズ比較などを追加設定なしで実行できます。

PCIe Gen 6.0 Txのデータシートを見る

PCIe Gen 6.0 Rxのデータシートを見る

PCIe Base 6.0 Transmitter and Receiver Test

PCIe Gen1~Gen5トランスミッタ・テスト・ソリューション

当社のPCIeトランスミッタ・テスト・ソリューションは、2.5GT/s~32.0GT/s(Gen1~Gen5)のPCIeトランスミッタ検証およびコンプライアンス・ソリューションを提供し、下位互換性を維持します。初期のシリコン電圧/タイミング特性評価からプラットフォーム・レベル・トランスミッタ、リファレンス・クロック測定まで、サポートは多岐にわたります。テクノロジ・リーダであるテクトロニクスは、すべての設計変更通知(ECN)を組み込み、PCI-SIGコンプライアンス・ワークショップを承認済みソリューションとしてサポートすることにより、ソリューションの関連性を維持します。

PCIe Gen 1-5のデータシートを見る

PCIe Gen5のパンフレットを見る

PCIe Gen1 to Gen5 Transmitter Test

PCIeレシーバおよびPLLテスト・ソリューション

PCIeレシーバの検証は、高損失チャンネル全体でストレス・アイ信号を校正する感度により、きわめて困難なことで有名です。テクトロニクスのPCIeレシーバ・テスト・ソリューションにより、設計が要求ビット・エラー・レート(BER)ターゲットで十分にテストされているという信頼性がもたらされます。当社の直感的なステップバイステップ・ツールは、アンリツMP1900A BERTのリンク・トレーニング・ルーチンを実行し、レシーバが正確にテストされていることを保証します。自動テストは、ストレス・アイ校正、最新のトランスミッタおよびレシーバ・リンク・イコライゼーション・コンプライアンス・テスト、カスタムBERの実行、ジッタ許容特性評価をサポートします。このフレームワークは、トランスミッタのPLL帯域幅とピーキング測定にも容易に対応します。

PCIeレシーバ・テストのウェブ・セミナを見る

PCIeレシーバのデータシートを見る

PCI Express Receiver Test Solutions

コンピュート・エクスプレス・リンク(CXL)

データセンタ・アーキテクチャは、電力を最小限に抑え、効率性を高め、より大規模で多様なアプリケーションをサポートしながら、ますます増加するデータ移動とアクセス要求に対応する必要があります。CXLは、PCIe物理層の強度に基づいて構築されており、プロセッサが同じメモリ・リソースに効率的にアクセスし、互いに通信して、単一のアーキテクチャで動作するという要件に対応しています。テクトロニクスの物理層ソリューションは、この新たに生まれた技術に期待される最速のCXLデータ・レート(32 GT/s)と多様なフォーム・ファクタをサポートします。

Compute Express Link (CXL) Application

その他のPCI Expressのリソース

PCI Express Gen6
Webinar

PCIe Gen6 PAM4シグナリングのウェブ・セミナ

PCI Express Gen6の検証に関する説明をご覧ください。実際のラボデータを使用して32GBaud PAM4でレシーバをテストするためのストレス・アイ校正をご覧ください。
PCIe Gen5 Transmitter Test
Technical Brief

PCIe Gen5トランスミッタ検証の技術概要

PCIe Gen 5.0に関する概要、テストの課題の概要、トランスミッタ・テスト用のテクトロニクス・ソリューションをご覧ください。
PCIe Multi-Lane Testing
Whitepaper

PCIe Gen5自動マルチレーン・テスト

PCIe Gen5トランスミッタ(Tx)およびレシーバ(Rx)をテスト対象リンクの複数の差動レーン全体で測定する方法について説明します。
PCI Express Gen 6.0
Webinar

PCI Express Gen 5レシーバ・テスト・ウェブ・セミナ

テクトロニクスのDavid BouseとアンリツのHiroshi Saito氏が、この規格のレシーバ・テストに関する知見を語ったウェブ・セミナをご覧ください。
PCI Express Stress Eye
Video

PCI Express Gen 5ストレス・アイ校正デモ

PCIe Gen 5レシーバ自動テスト・ソリューションとCEMテスト・アプリケーションのデモをご覧ください。
Skew Measurement
Whitepaper

PCIeレーン間スキューのホワイト・ペーパ

PCIeトランスミッタ全体のレーン間スキューを最大データレートの32 GT/s(Gen5)で正確に測定する方法をご覧ください。