時域反射分析法 (TDR) 與 S 參數量測
自動進行測試、簡化執行，並加速評估最具挑戰性的系統設計。
隨著速度的增加與電壓的降低，串列資料訊號效能的邊際也變小了。為確保清楚的邊際，必須瞭解與您系統互連相關的邊際損耗程度。為了更深入解析互連設計的效能，必須進行時域反射分析法 (TDR) 與 S 參數量測。Tektronix 簡易的整合式工具組，結合了 Tektronix DSA8200 取樣示波器的超快速擷取功能，可使用自動化設定與校驗常式擷取關鍵的 TDR 邊緣，讓您有效率地進行纜線、接頭與背板的量測。
網路研討會
克服串列資料 S 參數量測與相容性挑戰
瞭解如何以具備成本效益的方式，快速準確地進行所需的 S 參數量測。- 全部檢視
應用摘要
從量測進行 Gigabit 背板模型製作
本應用摘要說明 gigabit 背板模型製作的完整方法。高速互連：特性分析與以量測為基礎的模型製作
說明高速互連量測問題的入門手冊。TDR 與 S 參數量測 - 您需要多高的效能？
TDR 式量測工具如何讓您以較傳統 VNA 更快速的方式，進行 S 參數量測。TDR 阻抗量測：訊號完整性基礎入門
基於今日的高運作頻率，任何影響訊號上升時間、脈衝寬度、時序、抖動或雜訊內容的因素，都可能影響到系統層級的可靠性。PCB 品質驗證串音量測的時域方法
本應用摘要討論串音元素，以及如何使用取樣示波器，在單層 PCB 上量測串音。- 全部檢視
