DDR／メモリ

ウェブ・セミナ

• DDRやSoCなど、高速デジタル回路の新しい検証とデバッグ手法

  • プロービング、ステートの表示、データの識別、相関性…。高性能デジタル・システムの抱える課題を、FPGA、デジタルRF、高速シリアル、DDRメモリを例にわかりやすく説明します.（所要時間：20分）

• DDR測定時間を劇的に短縮するには？

  • ウィザードで、簡単自動測定
  • 100エッジの測定も15秒で完了
  • 充実したプロービング・ソリューション
    （低ランニング・コスト/－50℃～＋150℃対応/最長1.5m）

アプリケーション・ノート

• 当社のDDRソリューション

  業界初のDDRからGDDR3までのスピーディな検証とデバッグ手法をご紹介します

• DDRやSoCなど、高速デジタル回路の新しい検証とデバッグ手法

  このアプリケーション・ノートでは、プロービング、ステートの表示、データの識別、相関性など、高性能デジタル・システムの抱える課題を、FPGA、デジタルRF、高速シリアル、DDRメモリを例にわかりやすく説明します。

• SDRAMメモリ・システム：組込みの計測課題

  この入門書は、DRAMトレンドからDDRの概要、DRAM開発の将来性、メモリ・システムの設計評価について説明しています。

• メモリ、DDR2、DDR3、GDDR3、FBDIMMの電気的検証

  DDR SDRAMのクロック周波数と信号のエッジ・レートはますます高速になっており、シグナル・インテグリティの検証テクニックもさらに重要になっています。このアプリケーション・ノートでは、読み込み／書き込み信号にトリガし、特定することに焦点をあて、DDR2、DDR3、GDDR3 SDRAM、FB-DIMMのさまざまなシグナル・インテグリティ測定について説明しています。

• DDRメモリ、DDR2/DDR3 SDRAMのコマンド／プロトコル検証

  大容量、高速、低電力、かつ物理的に小さいメモリを必要としているシステムは、コンピュータのメモリだけではなく、組込みシステムでも同様の要求があります。このアプリケーション・ノートでは、ロジック・アナライザを使用したDDRメモリのコマンドとプロトコルの検証方法について説明しています。

• 入門書：高速インターコネクト、特性評価、測定に基づいたモデリング

  DDRメモリと通常のシステム動作の信頼性を高めるには、インターコネクト性能が重要になってきました。この入門書では、インターコネクト・リンクの各パートにおける、測定ベースのインターコネクト・モデルを正確に得るための課題とソリューションについて説明しています。
• すべてを見る